新闻中心

合见工软发布自研全国产高速接口IP解决方案,打造大算力芯片的强力引擎

2024-09-24

 

2024924日——上海合见工业软件集团有限公司(简称“合见工软”)宣布推出五款全新全国产自主知识产权高速接口IP解决方案,为用户提供了创新、高可靠性、高性能的网络IP、存储IPChiplet接口IP解决方案,应对智算时代所带来的网络互联、先进封装集成、高数据吞吐量等诸多挑战。多款IP解决方案包括:

  • UniVista UCIe IP——突破互联边界、下一代Chiplet集成创新的全国产UCIe IP解决方案
  • UniVista HBM3/E IP——拓展大算力新应用、加速存算一体化的全国产HBM3/E IP解决方案
  • UniVista DDR5 IP——突破数据访问瓶颈、灵活适配多元应用需求的全国产DDR5 IP解决方案
  • UniVista LPDDR5 IP——大容量、高速率、低功耗的全国产LPDDR5 IP解决方案
  • UniVista RDMA IP——助力智算万卡互联、200G400G高性能的全国产RDMA IP解决方案                     

 

合见工软的高速接口IP解决方案已实现了国产化技术突破,引领智算、HPC、通信、自动驾驶、工业物联网等领域大算力芯片的性能突破及爆发式发展。

 

合见工软全国产Chiplet接口完整解决方案

随着各类前沿高性能应用对算力、内存容量、存储速度和高效互连的需求持续攀升,传统大芯片架构的设计和能力越来越难以及时满足这些需求。Chiplet集成技术的出现开辟了一条切实可行的路径,使得各个厂商能够在芯片性能、成本控制、能耗降低和设计复杂性等方面实现新的突破。

 

作为Chiplet集成的关键标准之一,UCIe以开放、灵活、高性能的设计框架为核心,实现了采用不同工艺和制程的芯粒之间的无缝互连和互通。通过统一的接口和协议,UCIe可大幅降低同构和异构芯粒集成的设计复杂度,使设计人员能够更加专注于各个芯粒的功能实现和优化,从而加速产品开发进程。

 

UniVista UCIe IP产品已在智算、自动驾驶、AI等领域的知名客户的实际项目中得到广泛应用和验证,在真实场景中展现出卓越的性能表现和稳定可靠的品质。合见工软UCIe IP先进制程测试芯片现已成功流片,成为IP领域第二个经由硬件验证过的先进制程UCIe IP产品。

 

UniVista UCIe IP具备以下主要特性:

  • 全面的接口支持支持FDIAXIACECXS.B等多种总线接口;支持标准封装和先进封装;在标准电压下,最高速度可达24Gbps;支持124多模块配置
  • 先进的封装技术标准封装支持Solder BallCopper Pillar BumpBump Pitch支持150 um130 um110 um;先进封装支持Micro BumpBump Pitch支持45 um55 um
  • 出色的性能指标误码率(BER)小于10^-27(开启CRC重传机制),端到端延迟(Tx FDIRx FDI)低至2 ns4 ns
  • 灵活的配置选项可配置的通道插入损耗,标准封装最长支持50 mm;可编程链路初始化和训练,采用嵌入式处理器,支持标准版本升级;可选CXS.BAXI接口或UCIe FDI接口
  • 丰富的技术积累协议层可以支持自主研发的PCIe/CXL控制器和以太网解决方案
  • 广泛的制程支持支持从4nm12nm的先进制程
  • 低功耗设计功耗低至0.5pJ/bit
  • 灵活的设计布局标准封装支持单排设计和叠层设计;叠层设计可以通过更多层的基板设计支持更高的带宽密度;标准封装的版本可以同时支持D2DDie-to-Die)和C2CChip-to-Chip)的应用

 

合见工软全国产Memory 接口完整解决方案

随着智能计算领域的高速发展,数据中心已逐步升级为智算中心,其中高性能计算芯片也已从CPU/DPU过渡到AI/GPU等大算力芯片。为了充分发挥大算力芯片的性能,大容量、高带宽、高速率、低功耗的内存解决方案成为了重要的发展方向。在大算力场景下,内存容量或带宽的限制会导致访存时延高、效率低,严重制约算力芯片性能的发挥。此外,随着数据传输速率的持续提升,芯片不仅需要保证高数据吞吐量,同时还必须兼顾低功耗,这已成为架构设计的关键重点关注点之一。

 

为保障芯片的高性能、低功耗,应对AIMLHPC等应用场景的发展,合见工软推出全国产Memory接口解决方案,包括:

  • UniVista HBM3/E IP:采用自主架构,提供高带宽、低延迟和并行传输等特性,性能卓越,拓展大算力应用新边界,实现了HBM3/E国产化突破,加速存算一体化创新。
  • UniVista DDR5 IP:突破数据访问瓶颈如速率问题等,灵活适配多元应用需求,助力加速存储场景国产化进程,铸就产品长久竞争优势。
  • UniVista LPDDR5 IP:打破应用“内存墙”,在内存容量、速率、功耗等关键指标取得了技术突破,带来全新用户体验,提供领先的性能、功耗、兼容性和易用性。

 

UniVista HBM3/E IP包括HBM3/E内存控制器、物理层接口(PHY)和验证平台,采用低功耗接口和创新的时钟架构,实现了更高的总体吞吐量和更优的每瓦带宽效率,可帮助芯片设计人员实现超小PHY面积的同时支持最高9.6 Gbps的数据速率,解决各类前沿应用对数据吞吐量和访问延迟要求严苛的场景需求问题,可广泛应用于以AI/机器学习应用为代表的数据与计算密集型SoC等多类芯片设计中,已实现在AI/ML、数据中心和HPC等领域的国内头部IC企业中的成功部署应用。

 

UniVista HBM3/E IP具备以下主要特性:

  • 数据速率支持4.8 - 9.6 Gbps
  • 通道配置支持16物理通道/32伪通道
  • 接口控制器和PHY直接通过类DFI 5.1接口相连;标准AXI/APB/JTAG接口;AXI接口最高支持1200 MHz以及32/64/128/256/512位接口宽度
  • 低功耗控制器、PHYDRAM支持多种低功耗模式;支持不同工作模式的时钟门控以降低功耗;支持HBM子系统下电,DRAM进入数据保持模式
  • ECC支持支持Sideband ECCOn-Die ECC
  • 可定制化可根据客户读写Pattern定制化高效低延迟的设计
  • 训练和测试内建MPU,支持初始化和训练的动态调整;支持CA/WDQS2CK/WDQ/RDQ/VREF/DCC/AERR/DERR训练;IEEE1500主控,用于通道测试、修复和温度检测
  • 动态频率切换DFS支持4种频率快速切换

 

UniVista DDR5 IP包括DDR5内存控制器、物理层接口(PHY)和验证平台,采用先进的设计架构和优化技术,经过严苛的实际应用场景验证和深度评估,可帮助芯片设计人员实现高达8800 Mbps的数据传输速率,支持单个最高64 Gb容量的内存颗粒,256 GB容量的DIMM并集成ECC功能,解决企业级服务器、云计算、大数据等应用领域对高可靠性、高密度和低延迟内存方案的场景需求问题,可广泛应用于数据中心/服务器、高端消费电子SoC 等多类芯片设计中,已实现在云服务、消费电子、服务器/工作站等领域的国内头部IC企业中的成功部署应用。

 

UniVista DDR5 IP具备以下主要特性:

  • 接口与兼容性支持DDR4(最高3200 Mbps)和DDR5(最高8800 Mbps);兼容DFI 5.05.1标准;支持16AXI端口
  • 内存配置支持1/2/4 Rankx4/x8/x16DDR4单通道(16/32+8/64+8 Bit);DDR5/双通道(40/80 Bit),双通道独立
  • 架构设计软件可控的1:1:2/1:1:4频率比架构;可自定义的RowColumnBankBank GroupRank地址映射;硬件可配置和软件可编程的QoS支持
  • 初始化和训练支持上电后DRAM初始化;全频率和全Rank训练;Command Bus训练;读取门控训练和跟踪;写入/读取DQ训练
  • 性能优化5个时钟周期的超低命令延迟(典型场景);支持乱序命令执行最大化SDRAM效率;可配置读写缓存(16-64个操作)
  • 数据完整性与可靠性端到端命令/地址/数据路径奇偶校验;Sideband ECC64/8 SECDEC汉明码)
  • DFS功能支持多达4个用户自定义目标频率;无需软件参与的DFS执行
  • 电源管理多种低功耗模式,SDRAM下电、门控时钟、控制器低功耗运行
  • 测试和调试DRAM BIST(地址检查、数据检查、性能评估模式);支持JTAG/IJTAG以及边界扫描

 

UniVista LPDDR5 IP包括LPDDR5内存控制器、物理层接口(PHY)和验证平台,采用优化的设计架构,经过多种实际应用场景验证和评估,可帮助芯片设计人员实现高达8533 Mbps的数据传输速率,支持单个最高32 Gb容量的内存颗粒,并集成ECC功能,解决移动设备、IoT、汽车电子等应用领域对高性能、低功耗和小尺寸内存方案的场景需求问题,可广泛应用于移动设备、IoT和汽车电子SoC等多类芯片设计中,已实现在移动设备和IoT等领域的国内头部IC企业中的成功部署应用。

 

UniVista LPDDR5 IP具备以下主要特性:

  • 接口与兼容性支持LPDDR4(最高4266 Mbps)和LPDDR5(最高8533 Mbps);兼容DFI 5.1/5.0接口,LPDDR4支持1:2 DFI LPDDR5支持1:2/1:4 DFI
  • 内存配置支持1/2Rankx8/x1632位数据宽度,2个独立通道(PHY);16位数据宽度,1个通道
  • 架构设计软件可控的1:1:2/1:1:4频率比架构;可自定义的RowColumnBankBank GroupRank地址映射;硬件可配置和软件可编程的QoS支持
  • 初始化和训练支持上电后DRAM初始化;全频率和全Rank训练;支持从工作频率启动
  • 性能优化5个时钟周期的超低命令延迟(典型场景);支持乱序命令执行最大化SDRAM效率;可配置读写缓存(16-64个操作)
  • 数据完整性与可靠性端到端命令/地址/数据路径奇偶校验;Inline ECC64/8 SECDEC汉明码)
  • DFS功能支持多达4个用户自定义目标频率;无需软件参与的DFS执行
  • 电源管理多种低功耗模式,SDRAM下电、门控时钟、控制器低功耗运行
  • 测试和调试DRAM BIST(地址检查、数据检查、性能评估模式);支持JTAG/IJTAG以及边界扫描

 

合见工软全国产RDMA完整解决方案

AI大模型时代,算力集群进行的分布式训练,节点间的通信消耗巨大,这使得通信网络成为了制约大模型训练效率的关键因素。除了训练芯片,推理芯片比以往需要更大规模的组网完成更大token的运算。组网规模、网络性能和可靠性等方面正在成为制约算力集群效率的突出问题。越来越多的芯片正通过基于以太网交换机的RoCEv2网络实现超大规模组网方案。为了保证大算力芯片能拥有完善的网络性能,在设计和验证网络功能上给众多AI芯片公司提出了新的挑战。

 

合见工软全新推出国内领先的高带宽、低延迟、高可靠性的智算网络IP解决方案UniVista RDMA IP,助力智算万卡集群,主要功能包括支持200G400G带宽的完整RoCEv2传输层、网络层、链路层、物理编码层,可帮助芯片设计人员实现快速的RDMA功能集成,解决智算芯片的高带宽需求问题,可广泛应用于AIGPUDPU等多类芯片设计中,相比于传统25G/50G RDMA互联方案,性能更领先,已实现在AIGPU等领域的国内头部IC企业中的成功部署应用。

 

UniVista RDMA IP的四大优势:

  • 更高的带宽利用率:支持超频点应用,比标准以太网提供多10%的带宽;支持灵活支持可配置报文头,包括可配置前导码、IPGMAC帧头;支持超长报文,报文长度最高可达32K bytes
  • 更高的可靠性:支持RDMA的传输层的端到端重传,重传完成时间达到10us量级;提供基于以太网MAC层的端到端重传,重传完成时间达到us量级;支持以太网PHY层的点到点重传,重传完成时间达到100ns量级。
  • 更灵活的组网方式:支持基于以太网PHY层协议的点到点直连;支持以太网PHY配置1214,灵活支持8卡、16卡、32卡全互联;RDMA QP数量,WQE数量可配置,与直连协议可切换。
  • 更低的延迟:优化FEC低延迟模式,在已有的RS272算法上进一步降低FEC的解码延迟;提供PAXI直连模式,通过以太网物理层实现C2C连接,降低延迟;简化UDP/IP以及MAC层协议,提供简化包头模式。

 

UniVista RDMA IP解决方案的推出,是基于合见工软自研和并购的技术基础与研发团队成功结合。合见工软于20235月完成了对北京诺芮集成电路公司的收购。诺芮集成电路提供已经硬件验证过的EthernetFlexEInterlaken等多款IP产品,已向国内多个头部网络芯片、服务器芯片厂商提供了完整的400G/800G 以太网控制器和灵活以太网控制器,是国产IP供应商中唯一可提供该类型IP,且在多个先进制程实现量产应用的公司。

 

合见工软副总裁刘矛表示:“在算力蓬勃发展的时代,算力芯片对于接口的需求提出了更高的要求——可靠的传输,更高的带宽,更低的延迟,更低的功耗和更复杂的应用场景。合见工软志在为客户提供可靠的先进接口IP整体解决方案,帮助客户解决在面对新的应用场景和封装形式时在接口实现和使用上的一系列挑战。合见工软在提供可靠解决方案之外,有创造性的对于部分协议进行了优化,帮助客户在使用标准接口的同时,可以获得额外的场景便利性。合见工软非常感谢一直对合见工软IP非常信任的客户和合作伙伴,并将真正自主可控的IP产品和合见工软的EDA产品一起为客户提供完整可靠的芯片设计方案。”

 

合见工软自主知识产权的全国产高速接口IP解决方案是合见工软更广泛的EDA+IP产品战略的重要组成,在IP产品的高端市场上,全面展示了合见工软公司产品的竞争优势。合见工软以客户需求为先,提供优质高效的IP产品同时,也支持各种定制化的开发需求,为客户提供整体的解决方案,协助客户设计低功耗、高性能并且具有高度差异化的芯片产品,缩短开发周期,提升良率,帮助客户持续获得领先的市场地位。

 

欲了解更多详情或购买相关产品,欢迎垂询sales@univista-isg.com

 

关于合见工软

上海合见工业软件集团有限公司(简称“合见工软”)作为自主创新的高性能工业软件及解决方案提供商,以EDA(电子设计自动化,Electronic Design Automation)领域为首先突破方向,致力于帮助半导体芯片企业解决在创新与发展过程中所面临的严峻挑战和关键问题,并成为他们值得信赖的合作伙伴。

了解更多详情,请访问www.univista-isg.com

 

 

媒体咨询

了解更多信息,请联系: